Компьютерные новости
Все разделы
Intel рассматривает возможность размещения кэш-памяти L4 поверх основного кристалла многоядерных микропроцессоров
Компания Intel опубликовала в собственном издании Intel Technical Journal подборку материалов, освещающих работу компании над будущими многоядерными программируемыми архитектурами.
В статьях, объединенных темой номера «Tera-scale Computing», которую можно примерно перевести, как «Вычисления на уровне триллионов операций в секунду», изложены подробности того, как, по мнению компании, будут эволюционировать будущие микропроцессоры с упрощенной моделью параллельного программирования.
Основным отличием в разработке программного обеспечения для многоядерных систем, как известно, является необходимость параллелизации, разделения задач между несколькими ядрами, с тем, чтобы они работали одновременно. Для этого необходимы новые инструменты разработки. Кстати, компания AMD предложила собственную инициативу «Hardware Extensions for Software Parallelism» («Аппаратные расширения для параллельного выполнения программ»), в рамках которой представила спецификацию «Light-Weight Profiling» (LWP), которая, как утверждается, позволит программному обеспечению эффективнее использовать преимущества многоядерной обработки. Однако вернемся к Intel Technical Journal.
Три материала номера посвящены анализу будущих многоядерных приложений. Один из них обращается к концепции «вычислительный центр в чипе». Авторы рассматривают возможность решения задач электронной коммерции, возложенных на ВЦ с более чем сотней процессоров, на одной системе, построенной на базе 32-ядерного процессора. Каждое ядро такого процессора способно выполнять четыре потока одновременно (архитектура SMT). Чтобы эффективно использовать это ресурс, утверждают исследователи, необходимо изменить архитектуру памяти. В частности, перейти к иерархической модели совместно используемой кэш-памяти; добавить новый кэш четвертого уровня (L4) с высокой пропускной способностью и оптимизировать одновременное использование кэш-памяти несколькими потоками.
В двух других материалах рассмотрено параллельное расширение применительно к двум типам приложений: достижению реализма в играх и кино, и поиску в домашних мультимедийных материалах. Кстати, в этих статьях тоже говорится о необходимости увеличения пропускной способности подсистемы памяти, которого можно добиться добавлением кэш-памяти L4 большого объема.
Еще две статьи фокусируются на аппаратном обеспечении. В них раскрыты вопросы интеграции кэш-памяти L4 и другие детали устройства многоядерного кристалла. Интересно, например, что Intel рассматривает возможность обеспечения высокой пропускной способности за счет размещения кэш-памяти поверх основного кристалла процессора.
В оставшихся материалах речь идет о разработке и интеграции кэш-памяти, совместно используемой ядрами; внутреннем соединении между ядрами и других интегрируемых компонентах, не относящихся непосредственно к ядрам – контроллерах памяти, мостах ввода-вывода и графических «движках».
