Поиск по сайту

up

Компьютерные новости

Все разделы

Kioxia экспериментирует с памятью 3D HLC NAND и изучает возможность создания 3D OLC NAND

В данный момент SSD в основном используют чипы памяти 3D TLC NAND или 3D QLC NAND. Первые могут хранить 3 бита информации в одной ячейке, а вторые – 4. Инженеры компании Kioxia (ранее известной под названием Toshiba Memory) еще в 2019 году экспериментировали с микросхемами 3D PLC NAND. Они способны удерживать 5 бит информации в одной ячейке, но пока не получили коммерческого применения.

В данный момент компания исследует возможность перехода в будущем на чипы 3D HLC NAND (Hexa Level Cell) и даже 3D OLC NAND (Octa Level Cell). Первые могут хранить 6 бит информации в одной ячейке, а вторые – 8 бит. Однако для их реализации есть очень серьезные технические трудности. На физическом уровне хранение более 1 бита информации в ячейке означает хранение нескольких уровней напряжений. Например, чипы 3D MLC NAND поддерживают четыре различных уровня напряжений, 3D TLC NAND – 8, 3D QLC NAND – 16. Для корректной работы микросхем 3D PLC NAND нужно обеспечить хранение в каждой ячейке 32 уровней напряжений, для 3D HLC – 64, а для 3D OLC – 256.

Kioxia

Все это очень проблематично, ведь требует поиска нужных материалов и повышает требования к рабочим температурам. Например, чтобы продемонстрировать возможность работы микросхемы 3D HLC NAND инженеры Kioxia использовали жидкий азот для охлаждения чипа до температуры -196°С. Лишь в таких условиях им удалось записывать и считывать 6 бит информации с каждой ячейки, удерживать данные в течение 100 минут и достичь выносливости в 1000 циклов перезаписи. При комнатной температуре инженеры прогнозируют более низкую выносливость – около 100 циклов перезаписи.

Компания Western Digital (партнер Kioxia по производству чипов памяти) считает, что использование чипов 3D PLC NAND станет целесообразным лишь для некоторых SSD с 2025 года. Да, они повышают плотность на 25%, но несут с собой массу технических сложностей. Скорее всего, увеличение объема ячейки памяти остановится на PLC или даже QLC.

Наращивание емкости чипов памяти будет идти путем добавления новых слоев. Например, SK Hynix уже представила 176-слойные чипы объемом 512 Гб (64 ГБ) и планирует выпустить 1-терабитные версии (128 ГБ). В теории возможен переход на микросхемы с 600 – 1000 слоями.

https://www.tomshardware.com
Сергей Будиловский

Социальные комментарии Cackle